今天， 中国数字EDA/IP龙头企业上海合见工业软件集团股份有限公司（简称“合见工软”）郑重发布第二代数字贪图AI智能平台——智能体UniVista Design Agent (UDA) 2.0。这次升级后竞猜大厅真人，UDA平台郑重从智能辅助器具进化为信得过意旨上的Agentic AI智能体。UDA 2.0是国内首款基于一皆自主研发EDA架构上的越过智能体EDA器具，它大致在袭取工程东说念主员贪图需乞降联结后自主完成RTL贪图、考据、纠错与优化全经过任务，标识着国产EDA自主式智能体的期间全面开启。合见工软恒久发奋于于大幅擢升数字芯片贪图后果，为中国集成电路产业应答高复杂度与快速迭代挑战提供核心坐褥力引擎。

从“辅助器具”到“自主贪图者”：AI智能体正在重写EDA的行业轨则

跟着东说念主工智能的深度发展，Agentic AI（自主式东说念主工智能体）已为芯片贪图范围带来范式创新，与传统的“AI + EDA”不同，智能体EDA不再依赖单点模子提供辅助，而是进化为一个具备自主贪图才能的决议核心——它集成了主动相关、沉寂践诺和自我反映与迭代机制，结束了从辅助分析到主导贪图的范式改变。EDA Agent龙套了传统的“以东说念主贪图为主导，EDA器具辅助”的要领，将工程师从繁琐的结束细节中自若，使其更专注于架构创新、策略相关和复杂决议等更高维度的责任。EDA手艺的下一代竞争，将取决于以东说念主工智能为核心的手艺突破。

合见工软早在2025年2月就推出了第一代数字贪图AI智能平台UDA 1.0，此款产物是国内首款自主研发、专为RTL Verilog贪图打造的AI智能平台，提供了全面的AI辅助功能，并已在国内头部IC企业和学术商议机构部署落地。这次UDA 2.0版块的发布，标识着合见的AI赋能产物功能和手艺水平的一次飞跃，也代表国产数字EDA在智能化范围的功能袒护和性能水公道在与外洋越过手艺皆头并进。

从系统级需求到贪图考据的更高层级自动化，工程师则聚焦于创造自己

跟着智能体AI深度融入IC贪图体系，合见工软的智能体UDA 2.0，照旧从“Level 2：对话式 LLM 辅助器具”，演进到“Level 4：Agent 责任流 - 自主贪图者”。UDA 2.0与上一代产物比较，其颠覆性突破在于构建了一个具备自主任务相关和践诺、自动调用内嵌和外挂器具集完成闭环贪图、考据与优化才能的Agentic AI系统。这一系统深度会通了大模子（LLM）与合见工软自研的EDA器具链（包含UVS+软件仿真、UVD+软件调试、UVSYN逻辑抽象等），并将芯片贪图行业学问深度融入Agentic AI系统中，结束了芯片贪图从当然谈话模样到高质料代码产出的一站式自动化。其核心价值并不在于单点后果优化，而在于通过智能体雄厚和相关任务，并通过贪图、考据、调试、文档处理等多个智能体协同，平直调用底层EDA器具，通过迭代自主完成扫数这个词责任经过并自主修正和优化贪图，将工程师从广大叠加性责任中自若出来，使其大致更多聚焦于架构决议和创新性贪图，从而使芯片的举座技俩贪图和考据后果结束指数级擢升。

智能体UDA 2.0的核心才能和上风包括：

代码贪图与优化：基于当然谈话提示自动生成高质料Verilog RTL代码，支合手在现存贪图上新增功能树立；支合手贪图空间探索，让工程师在早期即可快速量度PPA（Power、Performance、Area，功耗、性能、面积）；支合手基于合见自研的快速逻辑抽象引擎UVSYN的语法纠错、时序面积评估与优化；并可基于贪图轨范搜检并修正代码。

考据与调试：内置合见工软自研的UniVista Simulator (UVS+) 仿真引擎和UniVista Debugger (UVD+) 调试引擎，可一站式完成从TestBench、SVA断言生成到仿真考据的全过程；UDA可自主调用仿真和调试器具，基于仿真和调试限度进行代码纠错，并支合手UVM框架及智能优化激发以擢升测试袒护率。

天简直交互和部署神志：支合手“自主阵势”完成从RTL生成到语法轨则编译纠错，到贪图功能分析纠错，到贪图性能分析优化的竣工推理链和长程迭代任务流；同期提供代码裁剪区交互、模子交互区文献上传和器具剧本调用等多种天真交互神志。UDA既能成为艰苦创业的智能代理，也可承担东说念主机合营的脚色。UDA支合手LLM的内网及云表天真部署神志，并可支合手用户自研LLM。

技俩与学问处置：具备竣工的工程技俩处置、多任务并发才能，通过代码库和文档库RAG手艺，将历史技俩与贪图轨范调度为可复用的智谋钞票，并支合手学问问答，结束信息快速获取。

全栈国产化及信息安全：全面支合手DeepSeek等国产大模子，摄取全栈自研EDA器具链，可适配国产GPU，得志全栈软硬件国产化需求。UDA具备完善的后台用户处置、权限处置与会话处置等功能，并支合手功能使用统计分析。

清华大学集成电路学院集成电路贪图商议所长处张春暗示：

“清华大学集成电路学院在芯片贪图的教训和科研责任中，一直发奋于于探索若何将前沿手艺调度为高效的教训器具和创新引擎。在2025年的《数字集成系统贪图》课程中，咱们就引入了合见工软的UDA 1.0 平台，将其行为AI赋能芯片贪图的教训器具，让学生切身践诺从当然谈话需求到高质料RTL代码的结束过程，直不雅地感受到了AI若何重塑贪图经过。

本次升级的智能体UDA 2.0，摄取业内前沿的Agentic AI 架构，标识着从‘器具辅助’到‘智能体自治’的范式跃迁，这与咱们培养下一代IC工程师的理念深度契合。在教训层面，UDA 2.0 不单是是一个编码助手，而是化身为一个具备主动相关与闭环践诺才能的‘AI助教’和‘捏造队友’。用户只需用当然谈话建议功能需求与贪图管理，UDA便能雄厚和相关任务，并自主调用EDA器具，完成‘生成-考据-纠错-优化’的竣工闭环。在科研责任中，UDA 雷同展现出高大价值，使咱们能曩昔所未有的速率进行贪图空间探索，快速考据新的念念法，是培养超卓工程师和鼓吹‘AI for Science’的理念念伙伴。”

合见工软首席手艺官贺培鑫博士暗示：

“智能体UDA 2.0的核心，是鼓吹数字芯片贪图从‘智能辅助’迈向‘智能体自治’。工程师给出需求、管理与轨范，UDA 2.0 即可自主完成任务雄厚与相关，并通过多智能体协同自动编排与调用 UVS+ 仿真、UVD+ 调试、UVSYN 逻辑抽象等器具链，造成‘生成—考据—纠错—优化’的闭环迭代，产出可托福的 RTL 与考据钞票。依托全栈国产化、内网可部署且安全可控的工程体系，UDA 2.0将工程团队从广大叠加性的结束与调试细节中自若出来，让创新信得过回到架构决议、系统量度与重要工程判断上。”

合见工软这次推出的第二代数字贪图AI智能平台——智能体UDA 2.0，打造了创新的芯片贪图范式，它标识着合见自主自研的国产AI EDA产物从点状的AI辅助功能，迈入了经过级的AI自主脱手新阶段。智能体UDA 2.0的发布，是合见工软在“EDA+AI”策略上的重要里程碑。行为国产数字EDA与IP范围的先驱和领跑者，合见工软深度布局数字芯片全经过EDA器具、高速接口IP及智算组网IP等重要赛说念，已得回国内诸多IC企业的凡俗招供与范围化部署，核心产物阛阓占有率稳居行业前线。

凭借塌实的手艺积淀与产物实力竞猜大厅真人，合见工软正为中国半导体产业破解数字大芯片贪图的“卡脖子”长途提供坚实赞成。面向明天，公司合手续深耕“EDA+AI”前沿标的，曩昔瞻性创新鼓吹芯片贪图范式向更智能、更高效、更安全演进，发奋于于为中国集成电路产业攀缘宇宙岑岭筑牢强有劲的手艺基座。